Macros
#define	SF32LB_RESET_DMAC1 (0U)
#define	SF32LB_RESET_MAILBOX1 (1U)
#define	SF32LB_RESET_PINMUX1 (2U)
#define	SF32LB_RESET_USART1 (3U)
#define	SF32LB_RESET_USART2 (4U)
#define	SF32LB_RESET_EZIP (5U)
#define	SF32LB_RESET_EPIC (6U)
#define	SF32LB_RESET_LCDC1 (7U)
#define	SF32LB_RESET_I2S1 (8U)
#define	SF32LB_RESET_SYSCFG1 (10U)
#define	SF32LB_RESET_EFUSEC (11U)
#define	SF32LB_RESET_AES (12U)
#define	SF32LB_RESET_CRC1 (13U)
#define	SF32LB_RESET_TRNG (14U)
#define	SF32LB_RESET_GPTIM1 (15U)
#define	SF32LB_RESET_GPTIM2 (16U)
#define	SF32LB_RESET_BTIM1 (17U)
#define	SF32LB_RESET_BTIM2 (18U)
#define	SF32LB_RESET_SPI1 (20U)
#define	SF32LB_RESET_SPI2 (21U)
#define	SF32LB_RESET_EXTDMA (22U)
#define	SF32LB_RESET_PDM1 (25U)
#define	SF32LB_RESET_I2C1 (27U)
#define	SF32LB_RESET_I2C2 (28U)
#define	SF32LB_RESET_PTC1 (31U)
#define	SF32LB_RESET_GPIO1 (32U)
#define	SF32LB_RESET_MPI1 (33U)
#define	SF32LB_RESET_MPI2 (34U)
#define	SF32LB_RESET_SDMMC1 (36U)
#define	SF32LB_RESET_USBC (38U)
#define	SF32LB_RESET_I2C3 (40U)
#define	SF32LB_RESET_ATIM1 (41U)
#define	SF32LB_RESET_USART3 (44U)
#define	SF32LB_RESET_AUDCODEC (51U)
#define	SF32LB_RESET_AUDPRC (52U)
#define	SF32LB_RESET_GPADC (54U)
#define	SF32LB_RESET_TSEN (55U)
#define	SF32LB_RESET_I2C4 (57U)

Macro Definition Documentation

◆ SF32LB_RESET_AES

#define SF32LB_RESET_AES (12U)

◆ SF32LB_RESET_ATIM1

#define SF32LB_RESET_ATIM1 (41U)

◆ SF32LB_RESET_AUDCODEC

#define SF32LB_RESET_AUDCODEC (51U)

◆ SF32LB_RESET_AUDPRC

#define SF32LB_RESET_AUDPRC (52U)

◆ SF32LB_RESET_BTIM1

#define SF32LB_RESET_BTIM1 (17U)

◆ SF32LB_RESET_BTIM2

#define SF32LB_RESET_BTIM2 (18U)

◆ SF32LB_RESET_CRC1

#define SF32LB_RESET_CRC1 (13U)

◆ SF32LB_RESET_DMAC1

#define SF32LB_RESET_DMAC1 (0U)

◆ SF32LB_RESET_EFUSEC

#define SF32LB_RESET_EFUSEC (11U)

◆ SF32LB_RESET_EPIC

#define SF32LB_RESET_EPIC (6U)

◆ SF32LB_RESET_EXTDMA

#define SF32LB_RESET_EXTDMA (22U)

◆ SF32LB_RESET_EZIP

#define SF32LB_RESET_EZIP (5U)

◆ SF32LB_RESET_GPADC

#define SF32LB_RESET_GPADC (54U)

◆ SF32LB_RESET_GPIO1

#define SF32LB_RESET_GPIO1 (32U)

◆ SF32LB_RESET_GPTIM1

#define SF32LB_RESET_GPTIM1 (15U)

◆ SF32LB_RESET_GPTIM2

#define SF32LB_RESET_GPTIM2 (16U)

◆ SF32LB_RESET_I2C1

#define SF32LB_RESET_I2C1 (27U)

◆ SF32LB_RESET_I2C2

#define SF32LB_RESET_I2C2 (28U)

◆ SF32LB_RESET_I2C3

#define SF32LB_RESET_I2C3 (40U)

◆ SF32LB_RESET_I2C4

#define SF32LB_RESET_I2C4 (57U)

◆ SF32LB_RESET_I2S1

#define SF32LB_RESET_I2S1 (8U)

◆ SF32LB_RESET_LCDC1

#define SF32LB_RESET_LCDC1 (7U)

◆ SF32LB_RESET_MAILBOX1

#define SF32LB_RESET_MAILBOX1 (1U)

◆ SF32LB_RESET_MPI1

#define SF32LB_RESET_MPI1 (33U)

◆ SF32LB_RESET_MPI2

#define SF32LB_RESET_MPI2 (34U)

◆ SF32LB_RESET_PDM1

#define SF32LB_RESET_PDM1 (25U)

◆ SF32LB_RESET_PINMUX1

#define SF32LB_RESET_PINMUX1 (2U)

◆ SF32LB_RESET_PTC1

#define SF32LB_RESET_PTC1 (31U)

◆ SF32LB_RESET_SDMMC1

#define SF32LB_RESET_SDMMC1 (36U)

◆ SF32LB_RESET_SPI1

#define SF32LB_RESET_SPI1 (20U)

◆ SF32LB_RESET_SPI2

#define SF32LB_RESET_SPI2 (21U)

◆ SF32LB_RESET_SYSCFG1

#define SF32LB_RESET_SYSCFG1 (10U)

◆ SF32LB_RESET_TRNG

#define SF32LB_RESET_TRNG (14U)

◆ SF32LB_RESET_TSEN

#define SF32LB_RESET_TSEN (55U)

◆ SF32LB_RESET_USART1

#define SF32LB_RESET_USART1 (3U)

◆ SF32LB_RESET_USART2

#define SF32LB_RESET_USART2 (4U)

◆ SF32LB_RESET_USART3

#define SF32LB_RESET_USART3 (44U)

◆ SF32LB_RESET_USBC

#define SF32LB_RESET_USBC (38U)

Macros