gd32f3x0.h File Reference

#include "gd32-common.h"

Go to the source code of this file.

Macros
Register offsets
#define	GD32_APB2RST_OFFSET   0x0CU
#define	GD32_APB1RST_OFFSET   0x10U
#define	GD32_AHBRST_OFFSET   0x28U
#define	GD32_ADDAPB1RST_OFFSET   0xFCU
Clock enable/disable definitions for peripherals
#define	GD32_RESET_CFGCMP   GD32_RESET_CONFIG(APB2RST, 0U)
#define	GD32_RESET_ADC   GD32_RESET_CONFIG(APB2RST, 9U)
#define	GD32_RESET_TIMER0   GD32_RESET_CONFIG(APB2RST, 11U)
#define	GD32_RESET_SPI0   GD32_RESET_CONFIG(APB2RST, 12U)
#define	GD32_RESET_USART0   GD32_RESET_CONFIG(APB2RST, 14U)
#define	GD32_RESET_TIMER14   GD32_RESET_CONFIG(APB2RST, 16U)
#define	GD32_RESET_TIMER15   GD32_RESET_CONFIG(APB2RST, 17U)
#define	GD32_RESET_TIMER16   GD32_RESET_CONFIG(APB2RST, 18U)
#define	GD32_RESET_TIMER1   GD32_RESET_CONFIG(APB1RST, 0U)
#define	GD32_RESET_TIMER2   GD32_RESET_CONFIG(APB1RST, 1U)
#define	GD32_RESET_TIMER5   GD32_RESET_CONFIG(APB1RST, 4U)
#define	GD32_RESET_TIMER13   GD32_RESET_CONFIG(APB1RST, 8U)
#define	GD32_RESET_WWDGT   GD32_RESET_CONFIG(APB1RST, 11U)
#define	GD32_RESET_SPI1   GD32_RESET_CONFIG(APB1RST, 14U)
#define	GD32_RESET_USART1   GD32_RESET_CONFIG(APB1RST, 17U)
#define	GD32_RESET_PMU   GD32_RESET_CONFIG(APB1RST, 28U)
#define	GD32_RESET_DAC   GD32_RESET_CONFIG(APB1RST, 29U)
#define	GD32_RESET_CEC   GD32_RESET_CONFIG(APB1RST, 30U)
#define	GD32_RESET_USBFS   GD32_RESET_CONFIG(AHBRST, 12U)
#define	GD32_RESET_GPIOA   GD32_RESET_CONFIG(AHBRST, 17U)
#define	GD32_RESET_GPIOB   GD32_RESET_CONFIG(AHBRST, 18U)
#define	GD32_RESET_GPIOC   GD32_RESET_CONFIG(AHBRST, 19U)
#define	GD32_RESET_GPIOD   GD32_RESET_CONFIG(AHBRST, 20U)
#define	GD32_RESET_GPIOF   GD32_RESET_CONFIG(AHBRST, 22U)
#define	GD32_RESET_TSI   GD32_RESET_CONFIG(AHBRST, 24U)
#define	GD32_RESET_CTC   GD32_RESET_CONFIG(ADDAPB1RST, 27U)

Macro Definition Documentation

GD32_ADDAPB1RST_OFFSET

#define GD32_ADDAPB1RST_OFFSET   0xFCU

GD32_AHBRST_OFFSET

#define GD32_AHBRST_OFFSET   0x28U

GD32_APB1RST_OFFSET

#define GD32_APB1RST_OFFSET   0x10U

GD32_APB2RST_OFFSET

#define GD32_APB2RST_OFFSET   0x0CU

GD32_RESET_ADC

#define GD32_RESET_ADC   GD32_RESET_CONFIG(APB2RST, 9U)

GD32_RESET_CEC

#define GD32_RESET_CEC   GD32_RESET_CONFIG(APB1RST, 30U)

GD32_RESET_CFGCMP

#define GD32_RESET_CFGCMP   GD32_RESET_CONFIG(APB2RST, 0U)

GD32_RESET_CTC

#define GD32_RESET_CTC   GD32_RESET_CONFIG(ADDAPB1RST, 27U)

GD32_RESET_DAC

#define GD32_RESET_DAC   GD32_RESET_CONFIG(APB1RST, 29U)

GD32_RESET_GPIOA

#define GD32_RESET_GPIOA   GD32_RESET_CONFIG(AHBRST, 17U)

GD32_RESET_GPIOB

#define GD32_RESET_GPIOB   GD32_RESET_CONFIG(AHBRST, 18U)

GD32_RESET_GPIOC

#define GD32_RESET_GPIOC   GD32_RESET_CONFIG(AHBRST, 19U)

GD32_RESET_GPIOD

#define GD32_RESET_GPIOD   GD32_RESET_CONFIG(AHBRST, 20U)

GD32_RESET_GPIOF

#define GD32_RESET_GPIOF   GD32_RESET_CONFIG(AHBRST, 22U)

GD32_RESET_PMU

#define GD32_RESET_PMU   GD32_RESET_CONFIG(APB1RST, 28U)

GD32_RESET_SPI0

#define GD32_RESET_SPI0   GD32_RESET_CONFIG(APB2RST, 12U)

GD32_RESET_SPI1

#define GD32_RESET_SPI1   GD32_RESET_CONFIG(APB1RST, 14U)

GD32_RESET_TIMER0

#define GD32_RESET_TIMER0   GD32_RESET_CONFIG(APB2RST, 11U)

GD32_RESET_TIMER1

#define GD32_RESET_TIMER1   GD32_RESET_CONFIG(APB1RST, 0U)

GD32_RESET_TIMER13

#define GD32_RESET_TIMER13   GD32_RESET_CONFIG(APB1RST, 8U)

GD32_RESET_TIMER14

#define GD32_RESET_TIMER14   GD32_RESET_CONFIG(APB2RST, 16U)

GD32_RESET_TIMER15

#define GD32_RESET_TIMER15   GD32_RESET_CONFIG(APB2RST, 17U)

GD32_RESET_TIMER16

#define GD32_RESET_TIMER16   GD32_RESET_CONFIG(APB2RST, 18U)

GD32_RESET_TIMER2

#define GD32_RESET_TIMER2   GD32_RESET_CONFIG(APB1RST, 1U)

GD32_RESET_TIMER5

#define GD32_RESET_TIMER5   GD32_RESET_CONFIG(APB1RST, 4U)

GD32_RESET_TSI

#define GD32_RESET_TSI   GD32_RESET_CONFIG(AHBRST, 24U)

GD32_RESET_USART0

#define GD32_RESET_USART0   GD32_RESET_CONFIG(APB2RST, 14U)

GD32_RESET_USART1

#define GD32_RESET_USART1   GD32_RESET_CONFIG(APB1RST, 17U)

GD32_RESET_USBFS

#define GD32_RESET_USBFS   GD32_RESET_CONFIG(AHBRST, 12U)

GD32_RESET_WWDGT

#define GD32_RESET_WWDGT   GD32_RESET_CONFIG(APB1RST, 11U)