Zephyr API Documentation 4.2.99
A Scalable Open Source RTOS
 4.2.99
ra6e2-elc.h File Reference

Go to the source code of this file.

Macros

#define RA_ELC_EVENT_NONE   0x0
#define RA_ELC_EVENT_ICU_IRQ0   0x001
#define RA_ELC_EVENT_ICU_IRQ1   0x002
#define RA_ELC_EVENT_ICU_IRQ2   0x003
#define RA_ELC_EVENT_ICU_IRQ3   0x004
#define RA_ELC_EVENT_ICU_IRQ4   0x005
#define RA_ELC_EVENT_ICU_IRQ5   0x006
#define RA_ELC_EVENT_ICU_IRQ6   0x007
#define RA_ELC_EVENT_ICU_IRQ7   0x008
#define RA_ELC_EVENT_ICU_IRQ8   0x009
#define RA_ELC_EVENT_ICU_IRQ9   0x00A
#define RA_ELC_EVENT_ICU_IRQ10   0x00B
#define RA_ELC_EVENT_ICU_IRQ11   0x00C
#define RA_ELC_EVENT_ICU_IRQ12   0x00D
#define RA_ELC_EVENT_ICU_IRQ13   0x00E
#define RA_ELC_EVENT_ICU_IRQ14   0x00F
#define RA_ELC_EVENT_DMAC0_INT   0x020
#define RA_ELC_EVENT_DMAC1_INT   0x021
#define RA_ELC_EVENT_DMAC2_INT   0x022
#define RA_ELC_EVENT_DMAC3_INT   0x023
#define RA_ELC_EVENT_DMAC4_INT   0x024
#define RA_ELC_EVENT_DMAC5_INT   0x025
#define RA_ELC_EVENT_DMAC6_INT   0x026
#define RA_ELC_EVENT_DMAC7_INT   0x027
#define RA_ELC_EVENT_DTC_COMPLETE   0x029
#define RA_ELC_EVENT_DMA_TRANSERR   0x02B
#define RA_ELC_EVENT_ICU_SNOOZE_CANCEL   0x02D
#define RA_ELC_EVENT_FCU_FIFERR   0x030
#define RA_ELC_EVENT_FCU_FRDYI   0x031
#define RA_ELC_EVENT_LVD_LVD1   0x038
#define RA_ELC_EVENT_LVD_LVD2   0x039
#define RA_ELC_EVENT_CGC_MOSC_STOP   0x03B
#define RA_ELC_EVENT_LPM_SNOOZE_REQUEST   0x03C
#define RA_ELC_EVENT_AGT0_INT   0x040
#define RA_ELC_EVENT_AGT0_COMPARE_A   0x041
#define RA_ELC_EVENT_AGT0_COMPARE_B   0x042
#define RA_ELC_EVENT_AGT1_INT   0x043
#define RA_ELC_EVENT_AGT1_COMPARE_A   0x044
#define RA_ELC_EVENT_AGT1_COMPARE_B   0x045
#define RA_ELC_EVENT_IWDT_UNDERFLOW   0x052
#define RA_ELC_EVENT_WDT_UNDERFLOW   0x053
#define RA_ELC_EVENT_RTC_ALARM   0x054
#define RA_ELC_EVENT_RTC_PERIOD   0x055
#define RA_ELC_EVENT_RTC_CARRY   0x056
#define RA_ELC_EVENT_CAN_RXF   0x059
#define RA_ELC_EVENT_CAN_GLERR   0x05A
#define RA_ELC_EVENT_CAN_DMAREQ0   0x05B
#define RA_ELC_EVENT_CAN_DMAREQ1   0x05C
#define RA_ELC_EVENT_CAN0_TX   0x063
#define RA_ELC_EVENT_CAN0_CHERR   0x064
#define RA_ELC_EVENT_CAN0_COMFRX   0x065
#define RA_ELC_EVENT_CAN0_CF_DMAREQ   0x066
#define RA_ELC_EVENT_CAN0_RXMB   0x067
#define RA_ELC_EVENT_USBFS_INT   0x06D
#define RA_ELC_EVENT_USBFS_RESUME   0x06E
#define RA_ELC_EVENT_SSI0_TXI   0x08A
#define RA_ELC_EVENT_SSI0_RXI   0x08B
#define RA_ELC_EVENT_SSI0_INT   0x08D
#define RA_ELC_EVENT_CAC_FREQUENCY_ERROR   0x09E
#define RA_ELC_EVENT_CAC_MEASUREMENT_END   0x09F
#define RA_ELC_EVENT_CAC_OVERFLOW   0x0A0
#define RA_ELC_EVENT_CEC_INTDA   0x0AB
#define RA_ELC_EVENT_CEC_INTCE   0x0AC
#define RA_ELC_EVENT_CEC_INTERR   0x0AD
#define RA_ELC_EVENT_IOPORT_EVENT_1   0x0B1
#define RA_ELC_EVENT_IOPORT_EVENT_2   0x0B2
#define RA_ELC_EVENT_IOPORT_EVENT_3   0x0B3
#define RA_ELC_EVENT_IOPORT_EVENT_4   0x0B4
#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_0   0x0B5
#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_1   0x0B6
#define RA_ELC_EVENT_POEG0_EVENT   0x0B7
#define RA_ELC_EVENT_POEG1_EVENT   0x0B8
#define RA_ELC_EVENT_POEG2_EVENT   0x0B9
#define RA_ELC_EVENT_POEG3_EVENT   0x0BA
#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_A   0x0C0
#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_B   0x0C1
#define RA_ELC_EVENT_GPT0_COMPARE_C   0x0C2
#define RA_ELC_EVENT_GPT0_COMPARE_D   0x0C3
#define RA_ELC_EVENT_GPT0_COMPARE_E   0x0C4
#define RA_ELC_EVENT_GPT0_COMPARE_F   0x0C5
#define RA_ELC_EVENT_GPT0_COUNTER_OVERFLOW   0x0C6
#define RA_ELC_EVENT_GPT0_COUNTER_UNDERFLOW   0x0C7
#define RA_ELC_EVENT_GPT0_PC   0x0C8
#define RA_ELC_EVENT_GPT0_AD_TRIG_A   0x0C9
#define RA_ELC_EVENT_GPT0_AD_TRIG_B   0x0CA
#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_A   0x0CB
#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_B   0x0CC
#define RA_ELC_EVENT_GPT1_COMPARE_C   0x0CD
#define RA_ELC_EVENT_GPT1_COMPARE_D   0x0CE
#define RA_ELC_EVENT_GPT1_COMPARE_E   0x0CF
#define RA_ELC_EVENT_GPT1_COMPARE_F   0x0D0
#define RA_ELC_EVENT_GPT1_COUNTER_OVERFLOW   0x0D1
#define RA_ELC_EVENT_GPT1_COUNTER_UNDERFLOW   0x0D2
#define RA_ELC_EVENT_GPT1_PC   0x0D3
#define RA_ELC_EVENT_GPT1_AD_TRIG_A   0x0D4
#define RA_ELC_EVENT_GPT1_AD_TRIG_B   0x0D5
#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_A   0x0D6
#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_B   0x0D7
#define RA_ELC_EVENT_GPT2_COMPARE_C   0x0D8
#define RA_ELC_EVENT_GPT2_COMPARE_D   0x0D9
#define RA_ELC_EVENT_GPT2_COMPARE_E   0x0DA
#define RA_ELC_EVENT_GPT2_COMPARE_F   0x0DB
#define RA_ELC_EVENT_GPT2_COUNTER_OVERFLOW   0x0DC
#define RA_ELC_EVENT_GPT2_COUNTER_UNDERFLOW   0x0DD
#define RA_ELC_EVENT_GPT2_AD_TRIG_A   0x0DF
#define RA_ELC_EVENT_GPT2_AD_TRIG_B   0x0E0
#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_A   0x0E1
#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_B   0x0E2
#define RA_ELC_EVENT_GPT3_COMPARE_C   0x0E3
#define RA_ELC_EVENT_GPT3_COMPARE_D   0x0E4
#define RA_ELC_EVENT_GPT3_COMPARE_E   0x0E5
#define RA_ELC_EVENT_GPT3_COMPARE_F   0x0E6
#define RA_ELC_EVENT_GPT3_COUNTER_OVERFLOW   0x0E7
#define RA_ELC_EVENT_GPT3_COUNTER_UNDERFLOW   0x0E8
#define RA_ELC_EVENT_GPT3_AD_TRIG_A   0x0EA
#define RA_ELC_EVENT_GPT3_AD_TRIG_B   0x0EB
#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_A   0x0EC
#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_B   0x0ED
#define RA_ELC_EVENT_GPT4_COMPARE_C   0x0EE
#define RA_ELC_EVENT_GPT4_COMPARE_D   0x0EF
#define RA_ELC_EVENT_GPT4_COMPARE_E   0x0F0
#define RA_ELC_EVENT_GPT4_COMPARE_F   0x0F1
#define RA_ELC_EVENT_GPT4_COUNTER_OVERFLOW   0x0F2
#define RA_ELC_EVENT_GPT4_COUNTER_UNDERFLOW   0x0F3
#define RA_ELC_EVENT_GPT4_PC   0x0F4
#define RA_ELC_EVENT_GPT4_AD_TRIG_A   0x0F5
#define RA_ELC_EVENT_GPT4_AD_TRIG_B   0x0F6
#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_A   0x0F7
#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_B   0x0F8
#define RA_ELC_EVENT_GPT5_COMPARE_C   0x0F9
#define RA_ELC_EVENT_GPT5_COMPARE_D   0x0FA
#define RA_ELC_EVENT_GPT5_COMPARE_E   0x0FB
#define RA_ELC_EVENT_GPT5_COMPARE_F   0x0FC
#define RA_ELC_EVENT_GPT5_COUNTER_OVERFLOW   0x0FD
#define RA_ELC_EVENT_GPT5_COUNTER_UNDERFLOW   0x0FE
#define RA_ELC_EVENT_GPT5_PC   0x0FF
#define RA_ELC_EVENT_GPT5_AD_TRIG_A   0x100
#define RA_ELC_EVENT_GPT5_AD_TRIG_B   0x101
#define RA_ELC_EVENT_OPS_UVW_EDGE   0x15C
#define RA_ELC_EVENT_ADC0_SCAN_END   0x160
#define RA_ELC_EVENT_ADC0_SCAN_END_B   0x161
#define RA_ELC_EVENT_ADC0_WINDOW_A   0x162
#define RA_ELC_EVENT_ADC0_WINDOW_B   0x163
#define RA_ELC_EVENT_ADC0_COMPARE_MATCH   0x164
#define RA_ELC_EVENT_ADC0_COMPARE_MISMATCH   0x165
#define RA_ELC_EVENT_SCI0_RXI   0x180
#define RA_ELC_EVENT_SCI0_TXI   0x181
#define RA_ELC_EVENT_SCI0_TEI   0x182
#define RA_ELC_EVENT_SCI0_ERI   0x183
#define RA_ELC_EVENT_SCI0_AM   0x184
#define RA_ELC_EVENT_SCI0_RXI_OR_ERI   0x185
#define RA_ELC_EVENT_SCI9_RXI   0x1B6
#define RA_ELC_EVENT_SCI9_TXI   0x1B7
#define RA_ELC_EVENT_SCI9_TEI   0x1B8
#define RA_ELC_EVENT_SCI9_ERI   0x1B9
#define RA_ELC_EVENT_SCI9_AM   0x1BA
#define RA_ELC_EVENT_SPI0_RXI   0x1C4
#define RA_ELC_EVENT_SPI0_TXI   0x1C5
#define RA_ELC_EVENT_SPI0_IDLE   0x1C6
#define RA_ELC_EVENT_SPI0_ERI   0x1C7
#define RA_ELC_EVENT_SPI0_TEI   0x1C8
#define RA_ELC_EVENT_SPI1_RXI   0x1C9
#define RA_ELC_EVENT_SPI1_TXI   0x1CA
#define RA_ELC_EVENT_SPI1_IDLE   0x1CB
#define RA_ELC_EVENT_SPI1_ERI   0x1CC
#define RA_ELC_EVENT_SPI1_TEI   0x1CD
#define RA_ELC_EVENT_CAN0_MRAM_ERI   0x1D0
#define RA_ELC_EVENT_QSPI_INT   0x1DA
#define RA_ELC_EVENT_DOC_INT   0x1DB
#define RA_ELC_EVENT_I3C0_RESPONSE   0x1DC
#define RA_ELC_EVENT_I3C0_COMMAND   0x1DD
#define RA_ELC_EVENT_I3C0_IBI   0x1DE
#define RA_ELC_EVENT_I3C0_RX   0x1DF
#define RA_ELC_EVENT_IICB0_RXI   0x1DF
#define RA_ELC_EVENT_I3C0_TX   0x1E0
#define RA_ELC_EVENT_IICB0_TXI   0x1E0
#define RA_ELC_EVENT_I3C0_RCV_STATUS   0x1E1
#define RA_ELC_EVENT_I3C0_HRESP   0x1E2
#define RA_ELC_EVENT_I3C0_HCMD   0x1E3
#define RA_ELC_EVENT_I3C0_HRX   0x1E4
#define RA_ELC_EVENT_I3C0_HTX   0x1E5
#define RA_ELC_EVENT_I3C0_TEND   0x1E6
#define RA_ELC_EVENT_IICB0_TEI   0x1E6
#define RA_ELC_EVENT_I3C0_EEI   0x1E7
#define RA_ELC_EVENT_IICB0_ERI   0x1E7
#define RA_ELC_EVENT_I3C0_STEV   0x1E8
#define RA_ELC_EVENT_I3C0_MREFOVF   0x1E9
#define RA_ELC_EVENT_I3C0_MREFCPT   0x1EA
#define RA_ELC_EVENT_I3C0_AMEV   0x1EB
#define RA_ELC_EVENT_I3C0_WU   0x1EC
#define RA_ELC_EVENT_TRNG_RDREQ   0x1F3
#define RA_ELC_PERIPHERAL_GPT_A   0
#define RA_ELC_PERIPHERAL_GPT_B   1
#define RA_ELC_PERIPHERAL_GPT_C   2
#define RA_ELC_PERIPHERAL_GPT_D   3
#define RA_ELC_PERIPHERAL_GPT_E   4
#define RA_ELC_PERIPHERAL_GPT_F   5
#define RA_ELC_PERIPHERAL_GPT_G   6
#define RA_ELC_PERIPHERAL_GPT_H   7
#define RA_ELC_PERIPHERAL_ADC0   8
#define RA_ELC_PERIPHERAL_ADC0_B   9
#define RA_ELC_PERIPHERAL_DAC0   12
#define RA_ELC_PERIPHERAL_DAC1   13
#define RA_ELC_PERIPHERAL_IOPORT1   14
#define RA_ELC_PERIPHERAL_IOPORT2   15
#define RA_ELC_PERIPHERAL_IOPORT3   16
#define RA_ELC_PERIPHERAL_IOPORT4   17
#define RA_ELC_PERIPHERAL_I3C   23

Macro Definition Documentation

â—† RA_ELC_EVENT_ADC0_COMPARE_MATCH

#define RA_ELC_EVENT_ADC0_COMPARE_MATCH   0x164

â—† RA_ELC_EVENT_ADC0_COMPARE_MISMATCH

#define RA_ELC_EVENT_ADC0_COMPARE_MISMATCH   0x165

â—† RA_ELC_EVENT_ADC0_SCAN_END

#define RA_ELC_EVENT_ADC0_SCAN_END   0x160

â—† RA_ELC_EVENT_ADC0_SCAN_END_B

#define RA_ELC_EVENT_ADC0_SCAN_END_B   0x161

â—† RA_ELC_EVENT_ADC0_WINDOW_A

#define RA_ELC_EVENT_ADC0_WINDOW_A   0x162

â—† RA_ELC_EVENT_ADC0_WINDOW_B

#define RA_ELC_EVENT_ADC0_WINDOW_B   0x163

â—† RA_ELC_EVENT_AGT0_COMPARE_A

#define RA_ELC_EVENT_AGT0_COMPARE_A   0x041

â—† RA_ELC_EVENT_AGT0_COMPARE_B

#define RA_ELC_EVENT_AGT0_COMPARE_B   0x042

â—† RA_ELC_EVENT_AGT0_INT

#define RA_ELC_EVENT_AGT0_INT   0x040

â—† RA_ELC_EVENT_AGT1_COMPARE_A

#define RA_ELC_EVENT_AGT1_COMPARE_A   0x044

â—† RA_ELC_EVENT_AGT1_COMPARE_B

#define RA_ELC_EVENT_AGT1_COMPARE_B   0x045

â—† RA_ELC_EVENT_AGT1_INT

#define RA_ELC_EVENT_AGT1_INT   0x043

â—† RA_ELC_EVENT_CAC_FREQUENCY_ERROR

#define RA_ELC_EVENT_CAC_FREQUENCY_ERROR   0x09E

â—† RA_ELC_EVENT_CAC_MEASUREMENT_END

#define RA_ELC_EVENT_CAC_MEASUREMENT_END   0x09F

â—† RA_ELC_EVENT_CAC_OVERFLOW

#define RA_ELC_EVENT_CAC_OVERFLOW   0x0A0

â—† RA_ELC_EVENT_CAN0_CF_DMAREQ

#define RA_ELC_EVENT_CAN0_CF_DMAREQ   0x066

â—† RA_ELC_EVENT_CAN0_CHERR

#define RA_ELC_EVENT_CAN0_CHERR   0x064

â—† RA_ELC_EVENT_CAN0_COMFRX

#define RA_ELC_EVENT_CAN0_COMFRX   0x065

â—† RA_ELC_EVENT_CAN0_MRAM_ERI

#define RA_ELC_EVENT_CAN0_MRAM_ERI   0x1D0

â—† RA_ELC_EVENT_CAN0_RXMB

#define RA_ELC_EVENT_CAN0_RXMB   0x067

â—† RA_ELC_EVENT_CAN0_TX

#define RA_ELC_EVENT_CAN0_TX   0x063

â—† RA_ELC_EVENT_CAN_DMAREQ0

#define RA_ELC_EVENT_CAN_DMAREQ0   0x05B

â—† RA_ELC_EVENT_CAN_DMAREQ1

#define RA_ELC_EVENT_CAN_DMAREQ1   0x05C

â—† RA_ELC_EVENT_CAN_GLERR

#define RA_ELC_EVENT_CAN_GLERR   0x05A

â—† RA_ELC_EVENT_CAN_RXF

#define RA_ELC_EVENT_CAN_RXF   0x059

â—† RA_ELC_EVENT_CEC_INTCE

#define RA_ELC_EVENT_CEC_INTCE   0x0AC

â—† RA_ELC_EVENT_CEC_INTDA

#define RA_ELC_EVENT_CEC_INTDA   0x0AB

â—† RA_ELC_EVENT_CEC_INTERR

#define RA_ELC_EVENT_CEC_INTERR   0x0AD

â—† RA_ELC_EVENT_CGC_MOSC_STOP

#define RA_ELC_EVENT_CGC_MOSC_STOP   0x03B

â—† RA_ELC_EVENT_DMA_TRANSERR

#define RA_ELC_EVENT_DMA_TRANSERR   0x02B

â—† RA_ELC_EVENT_DMAC0_INT

#define RA_ELC_EVENT_DMAC0_INT   0x020

â—† RA_ELC_EVENT_DMAC1_INT

#define RA_ELC_EVENT_DMAC1_INT   0x021

â—† RA_ELC_EVENT_DMAC2_INT

#define RA_ELC_EVENT_DMAC2_INT   0x022

â—† RA_ELC_EVENT_DMAC3_INT

#define RA_ELC_EVENT_DMAC3_INT   0x023

â—† RA_ELC_EVENT_DMAC4_INT

#define RA_ELC_EVENT_DMAC4_INT   0x024

â—† RA_ELC_EVENT_DMAC5_INT

#define RA_ELC_EVENT_DMAC5_INT   0x025

â—† RA_ELC_EVENT_DMAC6_INT

#define RA_ELC_EVENT_DMAC6_INT   0x026

â—† RA_ELC_EVENT_DMAC7_INT

#define RA_ELC_EVENT_DMAC7_INT   0x027

â—† RA_ELC_EVENT_DOC_INT

#define RA_ELC_EVENT_DOC_INT   0x1DB

â—† RA_ELC_EVENT_DTC_COMPLETE

#define RA_ELC_EVENT_DTC_COMPLETE   0x029

â—† RA_ELC_EVENT_ELC_SOFTWARE_EVENT_0

#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_0   0x0B5

â—† RA_ELC_EVENT_ELC_SOFTWARE_EVENT_1

#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_1   0x0B6

â—† RA_ELC_EVENT_FCU_FIFERR

#define RA_ELC_EVENT_FCU_FIFERR   0x030

â—† RA_ELC_EVENT_FCU_FRDYI

#define RA_ELC_EVENT_FCU_FRDYI   0x031

â—† RA_ELC_EVENT_GPT0_AD_TRIG_A

#define RA_ELC_EVENT_GPT0_AD_TRIG_A   0x0C9

â—† RA_ELC_EVENT_GPT0_AD_TRIG_B

#define RA_ELC_EVENT_GPT0_AD_TRIG_B   0x0CA

â—† RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_A   0x0C0

â—† RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_B   0x0C1

â—† RA_ELC_EVENT_GPT0_COMPARE_C

#define RA_ELC_EVENT_GPT0_COMPARE_C   0x0C2

â—† RA_ELC_EVENT_GPT0_COMPARE_D

#define RA_ELC_EVENT_GPT0_COMPARE_D   0x0C3

â—† RA_ELC_EVENT_GPT0_COMPARE_E

#define RA_ELC_EVENT_GPT0_COMPARE_E   0x0C4

â—† RA_ELC_EVENT_GPT0_COMPARE_F

#define RA_ELC_EVENT_GPT0_COMPARE_F   0x0C5

â—† RA_ELC_EVENT_GPT0_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT0_COUNTER_OVERFLOW   0x0C6

â—† RA_ELC_EVENT_GPT0_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT0_COUNTER_UNDERFLOW   0x0C7

â—† RA_ELC_EVENT_GPT0_PC

#define RA_ELC_EVENT_GPT0_PC   0x0C8

â—† RA_ELC_EVENT_GPT1_AD_TRIG_A

#define RA_ELC_EVENT_GPT1_AD_TRIG_A   0x0D4

â—† RA_ELC_EVENT_GPT1_AD_TRIG_B

#define RA_ELC_EVENT_GPT1_AD_TRIG_B   0x0D5

â—† RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_A   0x0CB

â—† RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_B   0x0CC

â—† RA_ELC_EVENT_GPT1_COMPARE_C

#define RA_ELC_EVENT_GPT1_COMPARE_C   0x0CD

â—† RA_ELC_EVENT_GPT1_COMPARE_D

#define RA_ELC_EVENT_GPT1_COMPARE_D   0x0CE

â—† RA_ELC_EVENT_GPT1_COMPARE_E

#define RA_ELC_EVENT_GPT1_COMPARE_E   0x0CF

â—† RA_ELC_EVENT_GPT1_COMPARE_F

#define RA_ELC_EVENT_GPT1_COMPARE_F   0x0D0

â—† RA_ELC_EVENT_GPT1_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT1_COUNTER_OVERFLOW   0x0D1

â—† RA_ELC_EVENT_GPT1_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT1_COUNTER_UNDERFLOW   0x0D2

â—† RA_ELC_EVENT_GPT1_PC

#define RA_ELC_EVENT_GPT1_PC   0x0D3

â—† RA_ELC_EVENT_GPT2_AD_TRIG_A

#define RA_ELC_EVENT_GPT2_AD_TRIG_A   0x0DF

â—† RA_ELC_EVENT_GPT2_AD_TRIG_B

#define RA_ELC_EVENT_GPT2_AD_TRIG_B   0x0E0

â—† RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_A   0x0D6

â—† RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_B   0x0D7

â—† RA_ELC_EVENT_GPT2_COMPARE_C

#define RA_ELC_EVENT_GPT2_COMPARE_C   0x0D8

â—† RA_ELC_EVENT_GPT2_COMPARE_D

#define RA_ELC_EVENT_GPT2_COMPARE_D   0x0D9

â—† RA_ELC_EVENT_GPT2_COMPARE_E

#define RA_ELC_EVENT_GPT2_COMPARE_E   0x0DA

â—† RA_ELC_EVENT_GPT2_COMPARE_F

#define RA_ELC_EVENT_GPT2_COMPARE_F   0x0DB

â—† RA_ELC_EVENT_GPT2_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT2_COUNTER_OVERFLOW   0x0DC

â—† RA_ELC_EVENT_GPT2_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT2_COUNTER_UNDERFLOW   0x0DD

â—† RA_ELC_EVENT_GPT3_AD_TRIG_A

#define RA_ELC_EVENT_GPT3_AD_TRIG_A   0x0EA

â—† RA_ELC_EVENT_GPT3_AD_TRIG_B

#define RA_ELC_EVENT_GPT3_AD_TRIG_B   0x0EB

â—† RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_A   0x0E1

â—† RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_B   0x0E2

â—† RA_ELC_EVENT_GPT3_COMPARE_C

#define RA_ELC_EVENT_GPT3_COMPARE_C   0x0E3

â—† RA_ELC_EVENT_GPT3_COMPARE_D

#define RA_ELC_EVENT_GPT3_COMPARE_D   0x0E4

â—† RA_ELC_EVENT_GPT3_COMPARE_E

#define RA_ELC_EVENT_GPT3_COMPARE_E   0x0E5

â—† RA_ELC_EVENT_GPT3_COMPARE_F

#define RA_ELC_EVENT_GPT3_COMPARE_F   0x0E6

â—† RA_ELC_EVENT_GPT3_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT3_COUNTER_OVERFLOW   0x0E7

â—† RA_ELC_EVENT_GPT3_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT3_COUNTER_UNDERFLOW   0x0E8

â—† RA_ELC_EVENT_GPT4_AD_TRIG_A

#define RA_ELC_EVENT_GPT4_AD_TRIG_A   0x0F5

â—† RA_ELC_EVENT_GPT4_AD_TRIG_B

#define RA_ELC_EVENT_GPT4_AD_TRIG_B   0x0F6

â—† RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_A   0x0EC

â—† RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_B   0x0ED

â—† RA_ELC_EVENT_GPT4_COMPARE_C

#define RA_ELC_EVENT_GPT4_COMPARE_C   0x0EE

â—† RA_ELC_EVENT_GPT4_COMPARE_D

#define RA_ELC_EVENT_GPT4_COMPARE_D   0x0EF

â—† RA_ELC_EVENT_GPT4_COMPARE_E

#define RA_ELC_EVENT_GPT4_COMPARE_E   0x0F0

â—† RA_ELC_EVENT_GPT4_COMPARE_F

#define RA_ELC_EVENT_GPT4_COMPARE_F   0x0F1

â—† RA_ELC_EVENT_GPT4_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT4_COUNTER_OVERFLOW   0x0F2

â—† RA_ELC_EVENT_GPT4_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT4_COUNTER_UNDERFLOW   0x0F3

â—† RA_ELC_EVENT_GPT4_PC

#define RA_ELC_EVENT_GPT4_PC   0x0F4

â—† RA_ELC_EVENT_GPT5_AD_TRIG_A

#define RA_ELC_EVENT_GPT5_AD_TRIG_A   0x100

â—† RA_ELC_EVENT_GPT5_AD_TRIG_B

#define RA_ELC_EVENT_GPT5_AD_TRIG_B   0x101

â—† RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_A   0x0F7

â—† RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_B   0x0F8

â—† RA_ELC_EVENT_GPT5_COMPARE_C

#define RA_ELC_EVENT_GPT5_COMPARE_C   0x0F9

â—† RA_ELC_EVENT_GPT5_COMPARE_D

#define RA_ELC_EVENT_GPT5_COMPARE_D   0x0FA

â—† RA_ELC_EVENT_GPT5_COMPARE_E

#define RA_ELC_EVENT_GPT5_COMPARE_E   0x0FB

â—† RA_ELC_EVENT_GPT5_COMPARE_F

#define RA_ELC_EVENT_GPT5_COMPARE_F   0x0FC

â—† RA_ELC_EVENT_GPT5_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT5_COUNTER_OVERFLOW   0x0FD

â—† RA_ELC_EVENT_GPT5_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT5_COUNTER_UNDERFLOW   0x0FE

â—† RA_ELC_EVENT_GPT5_PC

#define RA_ELC_EVENT_GPT5_PC   0x0FF

â—† RA_ELC_EVENT_I3C0_AMEV

#define RA_ELC_EVENT_I3C0_AMEV   0x1EB

â—† RA_ELC_EVENT_I3C0_COMMAND

#define RA_ELC_EVENT_I3C0_COMMAND   0x1DD

â—† RA_ELC_EVENT_I3C0_EEI

#define RA_ELC_EVENT_I3C0_EEI   0x1E7

â—† RA_ELC_EVENT_I3C0_HCMD

#define RA_ELC_EVENT_I3C0_HCMD   0x1E3

â—† RA_ELC_EVENT_I3C0_HRESP

#define RA_ELC_EVENT_I3C0_HRESP   0x1E2

â—† RA_ELC_EVENT_I3C0_HRX

#define RA_ELC_EVENT_I3C0_HRX   0x1E4

â—† RA_ELC_EVENT_I3C0_HTX

#define RA_ELC_EVENT_I3C0_HTX   0x1E5

â—† RA_ELC_EVENT_I3C0_IBI

#define RA_ELC_EVENT_I3C0_IBI   0x1DE

â—† RA_ELC_EVENT_I3C0_MREFCPT

#define RA_ELC_EVENT_I3C0_MREFCPT   0x1EA

â—† RA_ELC_EVENT_I3C0_MREFOVF

#define RA_ELC_EVENT_I3C0_MREFOVF   0x1E9

â—† RA_ELC_EVENT_I3C0_RCV_STATUS

#define RA_ELC_EVENT_I3C0_RCV_STATUS   0x1E1

â—† RA_ELC_EVENT_I3C0_RESPONSE

#define RA_ELC_EVENT_I3C0_RESPONSE   0x1DC

â—† RA_ELC_EVENT_I3C0_RX

#define RA_ELC_EVENT_I3C0_RX   0x1DF

â—† RA_ELC_EVENT_I3C0_STEV

#define RA_ELC_EVENT_I3C0_STEV   0x1E8

â—† RA_ELC_EVENT_I3C0_TEND

#define RA_ELC_EVENT_I3C0_TEND   0x1E6

â—† RA_ELC_EVENT_I3C0_TX

#define RA_ELC_EVENT_I3C0_TX   0x1E0

â—† RA_ELC_EVENT_I3C0_WU

#define RA_ELC_EVENT_I3C0_WU   0x1EC

â—† RA_ELC_EVENT_ICU_IRQ0

#define RA_ELC_EVENT_ICU_IRQ0   0x001

â—† RA_ELC_EVENT_ICU_IRQ1

#define RA_ELC_EVENT_ICU_IRQ1   0x002

â—† RA_ELC_EVENT_ICU_IRQ10

#define RA_ELC_EVENT_ICU_IRQ10   0x00B

â—† RA_ELC_EVENT_ICU_IRQ11

#define RA_ELC_EVENT_ICU_IRQ11   0x00C

â—† RA_ELC_EVENT_ICU_IRQ12

#define RA_ELC_EVENT_ICU_IRQ12   0x00D

â—† RA_ELC_EVENT_ICU_IRQ13

#define RA_ELC_EVENT_ICU_IRQ13   0x00E

â—† RA_ELC_EVENT_ICU_IRQ14

#define RA_ELC_EVENT_ICU_IRQ14   0x00F

â—† RA_ELC_EVENT_ICU_IRQ2

#define RA_ELC_EVENT_ICU_IRQ2   0x003

â—† RA_ELC_EVENT_ICU_IRQ3

#define RA_ELC_EVENT_ICU_IRQ3   0x004

â—† RA_ELC_EVENT_ICU_IRQ4

#define RA_ELC_EVENT_ICU_IRQ4   0x005

â—† RA_ELC_EVENT_ICU_IRQ5

#define RA_ELC_EVENT_ICU_IRQ5   0x006

â—† RA_ELC_EVENT_ICU_IRQ6

#define RA_ELC_EVENT_ICU_IRQ6   0x007

â—† RA_ELC_EVENT_ICU_IRQ7

#define RA_ELC_EVENT_ICU_IRQ7   0x008

â—† RA_ELC_EVENT_ICU_IRQ8

#define RA_ELC_EVENT_ICU_IRQ8   0x009

â—† RA_ELC_EVENT_ICU_IRQ9

#define RA_ELC_EVENT_ICU_IRQ9   0x00A

â—† RA_ELC_EVENT_ICU_SNOOZE_CANCEL

#define RA_ELC_EVENT_ICU_SNOOZE_CANCEL   0x02D

â—† RA_ELC_EVENT_IICB0_ERI

#define RA_ELC_EVENT_IICB0_ERI   0x1E7

â—† RA_ELC_EVENT_IICB0_RXI

#define RA_ELC_EVENT_IICB0_RXI   0x1DF

â—† RA_ELC_EVENT_IICB0_TEI

#define RA_ELC_EVENT_IICB0_TEI   0x1E6

â—† RA_ELC_EVENT_IICB0_TXI

#define RA_ELC_EVENT_IICB0_TXI   0x1E0

â—† RA_ELC_EVENT_IOPORT_EVENT_1

#define RA_ELC_EVENT_IOPORT_EVENT_1   0x0B1

â—† RA_ELC_EVENT_IOPORT_EVENT_2

#define RA_ELC_EVENT_IOPORT_EVENT_2   0x0B2

â—† RA_ELC_EVENT_IOPORT_EVENT_3

#define RA_ELC_EVENT_IOPORT_EVENT_3   0x0B3

â—† RA_ELC_EVENT_IOPORT_EVENT_4

#define RA_ELC_EVENT_IOPORT_EVENT_4   0x0B4

â—† RA_ELC_EVENT_IWDT_UNDERFLOW

#define RA_ELC_EVENT_IWDT_UNDERFLOW   0x052

â—† RA_ELC_EVENT_LPM_SNOOZE_REQUEST

#define RA_ELC_EVENT_LPM_SNOOZE_REQUEST   0x03C

â—† RA_ELC_EVENT_LVD_LVD1

#define RA_ELC_EVENT_LVD_LVD1   0x038

â—† RA_ELC_EVENT_LVD_LVD2

#define RA_ELC_EVENT_LVD_LVD2   0x039

â—† RA_ELC_EVENT_NONE

#define RA_ELC_EVENT_NONE   0x0

â—† RA_ELC_EVENT_OPS_UVW_EDGE

#define RA_ELC_EVENT_OPS_UVW_EDGE   0x15C

â—† RA_ELC_EVENT_POEG0_EVENT

#define RA_ELC_EVENT_POEG0_EVENT   0x0B7

â—† RA_ELC_EVENT_POEG1_EVENT

#define RA_ELC_EVENT_POEG1_EVENT   0x0B8

â—† RA_ELC_EVENT_POEG2_EVENT

#define RA_ELC_EVENT_POEG2_EVENT   0x0B9

â—† RA_ELC_EVENT_POEG3_EVENT

#define RA_ELC_EVENT_POEG3_EVENT   0x0BA

â—† RA_ELC_EVENT_QSPI_INT

#define RA_ELC_EVENT_QSPI_INT   0x1DA

â—† RA_ELC_EVENT_RTC_ALARM

#define RA_ELC_EVENT_RTC_ALARM   0x054

â—† RA_ELC_EVENT_RTC_CARRY

#define RA_ELC_EVENT_RTC_CARRY   0x056

â—† RA_ELC_EVENT_RTC_PERIOD

#define RA_ELC_EVENT_RTC_PERIOD   0x055

â—† RA_ELC_EVENT_SCI0_AM

#define RA_ELC_EVENT_SCI0_AM   0x184

â—† RA_ELC_EVENT_SCI0_ERI

#define RA_ELC_EVENT_SCI0_ERI   0x183

â—† RA_ELC_EVENT_SCI0_RXI

#define RA_ELC_EVENT_SCI0_RXI   0x180

â—† RA_ELC_EVENT_SCI0_RXI_OR_ERI

#define RA_ELC_EVENT_SCI0_RXI_OR_ERI   0x185

â—† RA_ELC_EVENT_SCI0_TEI

#define RA_ELC_EVENT_SCI0_TEI   0x182

â—† RA_ELC_EVENT_SCI0_TXI

#define RA_ELC_EVENT_SCI0_TXI   0x181

â—† RA_ELC_EVENT_SCI9_AM

#define RA_ELC_EVENT_SCI9_AM   0x1BA

â—† RA_ELC_EVENT_SCI9_ERI

#define RA_ELC_EVENT_SCI9_ERI   0x1B9

â—† RA_ELC_EVENT_SCI9_RXI

#define RA_ELC_EVENT_SCI9_RXI   0x1B6

â—† RA_ELC_EVENT_SCI9_TEI

#define RA_ELC_EVENT_SCI9_TEI   0x1B8

â—† RA_ELC_EVENT_SCI9_TXI

#define RA_ELC_EVENT_SCI9_TXI   0x1B7

â—† RA_ELC_EVENT_SPI0_ERI

#define RA_ELC_EVENT_SPI0_ERI   0x1C7

â—† RA_ELC_EVENT_SPI0_IDLE

#define RA_ELC_EVENT_SPI0_IDLE   0x1C6

â—† RA_ELC_EVENT_SPI0_RXI

#define RA_ELC_EVENT_SPI0_RXI   0x1C4

â—† RA_ELC_EVENT_SPI0_TEI

#define RA_ELC_EVENT_SPI0_TEI   0x1C8

â—† RA_ELC_EVENT_SPI0_TXI

#define RA_ELC_EVENT_SPI0_TXI   0x1C5

â—† RA_ELC_EVENT_SPI1_ERI

#define RA_ELC_EVENT_SPI1_ERI   0x1CC

â—† RA_ELC_EVENT_SPI1_IDLE

#define RA_ELC_EVENT_SPI1_IDLE   0x1CB

â—† RA_ELC_EVENT_SPI1_RXI

#define RA_ELC_EVENT_SPI1_RXI   0x1C9

â—† RA_ELC_EVENT_SPI1_TEI

#define RA_ELC_EVENT_SPI1_TEI   0x1CD

â—† RA_ELC_EVENT_SPI1_TXI

#define RA_ELC_EVENT_SPI1_TXI   0x1CA

â—† RA_ELC_EVENT_SSI0_INT

#define RA_ELC_EVENT_SSI0_INT   0x08D

â—† RA_ELC_EVENT_SSI0_RXI

#define RA_ELC_EVENT_SSI0_RXI   0x08B

â—† RA_ELC_EVENT_SSI0_TXI

#define RA_ELC_EVENT_SSI0_TXI   0x08A

â—† RA_ELC_EVENT_TRNG_RDREQ

#define RA_ELC_EVENT_TRNG_RDREQ   0x1F3

â—† RA_ELC_EVENT_USBFS_INT

#define RA_ELC_EVENT_USBFS_INT   0x06D

â—† RA_ELC_EVENT_USBFS_RESUME

#define RA_ELC_EVENT_USBFS_RESUME   0x06E

â—† RA_ELC_EVENT_WDT_UNDERFLOW

#define RA_ELC_EVENT_WDT_UNDERFLOW   0x053

â—† RA_ELC_PERIPHERAL_ADC0

#define RA_ELC_PERIPHERAL_ADC0   8

â—† RA_ELC_PERIPHERAL_ADC0_B

#define RA_ELC_PERIPHERAL_ADC0_B   9

â—† RA_ELC_PERIPHERAL_DAC0

#define RA_ELC_PERIPHERAL_DAC0   12

â—† RA_ELC_PERIPHERAL_DAC1

#define RA_ELC_PERIPHERAL_DAC1   13

â—† RA_ELC_PERIPHERAL_GPT_A

#define RA_ELC_PERIPHERAL_GPT_A   0

â—† RA_ELC_PERIPHERAL_GPT_B

#define RA_ELC_PERIPHERAL_GPT_B   1

â—† RA_ELC_PERIPHERAL_GPT_C

#define RA_ELC_PERIPHERAL_GPT_C   2

â—† RA_ELC_PERIPHERAL_GPT_D

#define RA_ELC_PERIPHERAL_GPT_D   3

â—† RA_ELC_PERIPHERAL_GPT_E

#define RA_ELC_PERIPHERAL_GPT_E   4

â—† RA_ELC_PERIPHERAL_GPT_F

#define RA_ELC_PERIPHERAL_GPT_F   5

â—† RA_ELC_PERIPHERAL_GPT_G

#define RA_ELC_PERIPHERAL_GPT_G   6

â—† RA_ELC_PERIPHERAL_GPT_H

#define RA_ELC_PERIPHERAL_GPT_H   7

â—† RA_ELC_PERIPHERAL_I3C

#define RA_ELC_PERIPHERAL_I3C   23

â—† RA_ELC_PERIPHERAL_IOPORT1

#define RA_ELC_PERIPHERAL_IOPORT1   14

â—† RA_ELC_PERIPHERAL_IOPORT2

#define RA_ELC_PERIPHERAL_IOPORT2   15

â—† RA_ELC_PERIPHERAL_IOPORT3

#define RA_ELC_PERIPHERAL_IOPORT3   16

â—† RA_ELC_PERIPHERAL_IOPORT4

#define RA_ELC_PERIPHERAL_IOPORT4   17